

⑬ 日本国特許庁 (JP)

⑪ 特許出願公開

⑫ 公開特許公報 (A)

昭57—111121

⑤ Int. Cl.³
H 03 K 7/08

識別記号

庁内整理番号
6942—5 J

⑬ 公開 昭和57年(1982)7月10日

発明の数 2
審査請求 未請求

(全 5 頁)

⑭ 負帰還回路構成によるパルス幅変調方法およびパルス幅変調回路

⑯ 発明者 長尾道彦
長崎市滑石3丁目10—3—304

⑰ 出願人 長尾道彦
長崎市滑石3丁目10—3—304

⑱ 特 願 昭55—187101

⑲ 出 願 昭55(1980)12月27日

明 細 書

1. 発明の名称

負帰還回路構成によるパルス幅変調方法およびパルス幅変調回路。

2. 特許請求の範囲

① 出力信号の基本波成分をとり出し、これを入力へ負帰還し、キャリア信号を用いることなく、アナログ信号である基準信号 V_0 に追従したパルス幅変調信号 V_o を得ることを特徴とするパルス幅変調方法。

② コンパレータおよび低域ろ波器を用いて特許請求の範囲第①項記載のパルス幅変調方法を実現するためのパルス幅変調回路。

3. 発明の詳細な説明

本発明は交流あるいは直流等のアナログ信号である基準信号に追従したパルス幅変調信号を得るための方法とこの方法を実現するためのパルス幅変調回路に関するもので、特に、低域ろ波器を用いて出力信号の基本波成分をとり出し、この基本

波成分である帰還信号を入力へ負帰還し、基準信号と帰還信号との差の信号によってコンパレータを動作させ、キャリア信号を用いることなく、基準信号に追従したパルス幅変調信号を得るための回路方式に関するものである。

交流あるいは直流等のアナログ信号(以下、基準信号という)に対するパルス幅変調信号を得るための従来のパルス幅変調回路方式においては、基準信号の周波数より高い周波数をもつ三角波あるいはノコギリ波等の信号(以下、キャリア信号という)を使用し、このキャリア信号と基準信号とを比較しパルス幅変調信号を得ている。このように従来の回路方式では、キャリア信号を用いるため回路構成が複雑化し、キャリア信号の周波数と基準信号の周波数とが整数比に保たれない場合は、この回路を制御回路に用いた装置の出力に分数調波が表われうなりを生じる。このようなうなりを生じさせないためにはキャリア信号の周波数と基準信号の周波数との比を整数比に保つ回路を付加すればよいが、さらに回路構成が複雑化し倍

傾性低下の原因ともなる。

本発明は、このような問題を除き、キャリア信号を用いることなくパルス幅変調信号を得ることを目的とするものである。

本発明の基本的原理は、出力信号の基本波成分を入力へ負帰還し、この帰還信号が基準信号に常に追従するようにして自動的にパルス幅変調信号を得るところにある。基準信号と帰還信号との差によりパルス幅変調信号を得るためにコンパレータを駆動し、出力信号であるパルス幅変調信号の基本波成分をとり出すために低域ろ波器を用いている。

以下、本発明およびその他の構成を図によつて詳しく説明する。

第1図が本発明によるパルス幅変調信号を得るための基本原理を示すブロック図である。この回路はコンパレータおよび低域ろ波器からなり負帰還回路を構成している。コンパレータが第2図に示すヒステリシス特性を有する場合には、基準信号 V_s と帰還信号 V_r との差の信号（以下、偏差信号

へ帰還されている。

第4図は本発明によるパルス幅変調方式の動作をさらに具体的に説明するための動作波形の一例で、基準信号 V_s 、帰還信号 V_r および出力信号のパルス幅変調信号 V_o を示している。図に示すように、時刻 t_1 以前には偏差信号 V_e の電圧がヒステリシス電圧 $-V_h$ より大きいいため出力には正の電圧 V_m が生じている場合、時刻 t_1 において偏差信号 V_e の電圧がヒステリシス電圧 $-V_h$ に等しくなり出力の電圧は正から負へ切変わり $-V_m$ となる。このため帰還信号 V_r の電圧は減少し始め、偏差信号 V_e の電圧がヒステリシス電圧 V_h に等しくなる時点 t_2 まで帰還信号 V_r の電圧は減少し、この間 t_2-t_1 は負の電圧 $-V_m$ が出力には生じている。時刻 t_2 では偏差信号 V_e の電圧がヒステリシス電圧 V_h に等しくなるため、出力電圧は負から正の電圧 V_m へ切変わる。以後同様な動作を繰返し端子2より出力信号として第3図に示すようなパルス幅変調信号 V_o を得る。このことから、ヒステリシス電圧の絶対値 V_h を小さくすれば基準信号 V_s と帰還信号 V_r との差である偏差

という V_e の電圧がヒステリシス電圧 V_h より大きくなった時に負から正へ、あるいは偏差信号 V_e の電圧がヒステリシス電圧 $-V_h$ より小さくなった時に正から負へ端子2に生じる出力電圧の極性が切変わり、基準信号 V_s に追従したパルス幅変調信号 V_o を得る。パルス幅変調信号 V_o は基準信号 V_s と直接比較できないため、低域ろ波器を通してパルス幅変調信号 V_o の基本波成分をとり出し帰還信号 V_r として負帰還し、基準信号 V_s との差 $V_e=V_s-V_r$ を得る。この時、帰還信号 V_r の大きさは基準信号 V_s を中心に $\pm V_h$ の範囲内にある。

第3図は第1図のブロック図で示したパルス幅変調回路の具体例である。第3図に示すコンパレータは、増幅器Ampおよび可変抵抗 R_h からなり、基準信号 V_s と帰還信号 V_r との差をとるとともに第2図の特性を有し、ヒステリシス電圧の絶対値 V_h は可変抵抗 R_h を変えることにより制御できる。低域ろ波器は抵抗 R_l とコンデンサ C_l からなるラグフィルタであり、この出力は可変抵抗 R により適当に分割され帰還信号 V_r としてコンパレータの入力

信号 V_e の電圧は小さくなり、パルス幅変調信号 V_o に含まれる高調波成分は減少し、基準信号 V_s の大きさをえることによりパルス幅変調信号 V_o に含まれる基本波成分の大きさを制御できることが分かる。

第5図および第6図は第2図以外のヒステリシスコンパレータの特性を示したもので、第1図に示すコンパレータが第5図の特性を有する場合には、第1図の回路は基準信号 V_s の正の電圧に対して動作し、正の電圧パルスからなるパルス幅変調信号 V_o が得られ、コンパレータが第6図の特性を有する場合には、基準信号 V_s の負の電圧に対して動作し、負の電圧パルスからなるパルス幅変調信号が得られる。その他の動作はコンパレータが第2図の特性を有する場合と同様である。

第7図は本発明によるパルス幅変調回路をインバータ回路あるいはチョップ回路である電力変換装置3の制御回路に用いた場合の原理的な構成図で、電力変換装置3を構成している1個あるいは複数のサイリスタあるいはトランジスタ等のス

スイッチング用の電力用半導体素子 S を駆動するためにパルス幅変調回路を用いている。第7図において電力変換装置3がインバータ回路の場合、基準信号 V_0 として正弦波を使用し、その大きさと周波数を変えることにより、直流電源電圧 E_d が一定時において、可変電圧、可変周波数のパルス幅変調インバータを得ることができ、電力変換装置3が直流チョッパ回路の場合には、基準信号 V_0 は通常直流が用いられ、この直流の大きさを変えることにより、直流電源電圧 E_d が一定時において、可変電圧の直流電源装置が得られる。

第7図に示した回路では負荷4の大きさが変化すると出力電圧 e_L の大きさも変わり、出力電圧 e_L が安定化された電源を得ることができない。

第8図および第9図は、上記の出力電圧 e_L の変動をおさえ、安定化された電源装置を得るための実施例の原理的な構成図である。第7図の回路においては信号回路自身のパルス幅変調信号 V_0 を帰還しているが、第8図および第9図に示す回路では出力電圧 e_L を帰還している。この結果、出力電

パルス幅制御信号 V_0 のパワー不足のため、直接電力用半導体素子 S を駆動できない場合には、パルス幅制御信号 V_0 を得た後にパルス増幅器を挿入し、その出力で電力用半導体素子 S を駆動すればよい。

第7図から第9図における電力変換装置3がインバータの場合、インバータ回路および本発明によるパルス幅変調回路を n 組使用し、基準信号として n 相の信号 $V_{s1}, V_{s2}, \dots, V_{sn}$ をそれぞれ使用すれば n 相のパルス幅変調インバータを得ることができる。

前述のように、本発明の方法によればキャリア信号を用いることなく、簡単な回路構成でパルス幅変調信号を得ることができ、原理的には出力に分数調波によるうなり現象が生じない特徴を有する。さらに本発明によるパルス幅変調回路をインバータ回路あるいはチョッパ回路等の電力変換装置に用いれば簡単な回路構成により交流あるいは直流の安定化電源装置を得ることができ、コンプレータの特性を適当にかえることによつてトラン

ジスタインバータにおける短絡現象も簡単に除去することができる。

第1図の基本波成分 V_r が基準信号に追従するようにするため負荷4の大小にかかわらず安定化された電源を得ることができる。なお、第9図は主回路自身が低域ろ波器を有している場合、出力電圧 e_L を帰還すれば本発明による第1図の回路に示す低域ろ波器が不必要となる原理的な構成図を示している。この場合は回路構成が第7図、第8図に比べてさらに簡単になる。

トランジスタインバータにおいて、出力電圧の正側を受けもつトランジスタと負側を受けもつトランジスタ間で、転流時に正、負両側のトランジスタが同時に導通し短絡電流が流れる場合がある。この短絡現象が問題となる場合には、第7図から第9図に示すコンプレータの特性が第10図から第12図に示すいずれかの特性をもつようにすれば、第13図に示すように転流時にパルス幅変調信号 V_0 に遅れ時間 T_{d1}, T_{d2} が生じ短絡現象を簡単に防ぐことができる。第10図から第12図においてヒステリシス電圧の絶対値 V_i および V_h 間の関係は $V_i < V_h$ である。

ジスタインバータにおける短絡現象も簡単に除去することができる。

4. 図面の簡単な説明

第1図は本発明によりパルス幅変調信号を得るための基本原理を示すブロック図、第2図、第5図、第6図および第10図から第12図はコンプレータの特性図、第3図は本発明によるパルス幅変調回路の結線図、第4図は第1図に示すコンプレータが第2図の特性を有する場合の第1図の回路の動作波形図、第7図から第9図は本発明によるパルス幅変調回路を電力変換装置の制御回路に用いる場合の原理的な構成図、第13図は第1図に示すコンプレータが第10図の特性を有する場合の第1図の回路の動作波形図である。


符号

1 ; パルス幅変調回路の入力端子、2 ; パルス幅変調回路の出力端子、3 ; 電力変換装置、4 ; 電力変換装置3の負荷、 V_0 ; 基準信号、 V_r ; 帰還信号、 V_e ; 偏差信号、 V_0 ; パルス幅変調信号、 V_h または V_i ; ヒステリシス電圧の絶対値、 V_m ; コン


パレータの飽和電圧の絶対値、 E_d ；直流電源電圧、 e_i ；電力変換装置3の出力電圧、 R または R_h ；可変抵抗、 R_i ；抵抗、 C_i ；コンデンサ、 Amp ；増幅器、 S ；スイッチング用電力半導体素子、 t_1 、 t_2 、 t_3 または t_4 ；時間、 T_{d1} または T_{d2} ；遅れ時間。

特許出願人 長尾道彦


第1図




第2図




第3図




第4図







第5図




第6図





第11図



第12図

第13図

